現在の所属組織 【 表示 ／ 非表示 】

現在の所属組織 【 表示 ／ 非表示 】

取得学位 【 表示 ／ 非表示 】

取得学位 【 表示 ／ 非表示 】

職歴 【 表示 ／ 非表示 】

職歴 【 表示 ／ 非表示 】

研究キーワード 【 表示 ／ 非表示 】

研究キーワード 【 表示 ／ 非表示 】

主たる研究テーマ 【 表示 ／ 非表示 】

主たる研究テーマ 【 表示 ／ 非表示 】

• 並列構造多値VLSIプロセッサに関する研究

• 剰余数系に基づく高並列演算回路の構成に関する研究

論文 【 表示 ／ 非表示 】

論文 【 表示 ／ 非表示 】

• Multiple-Valued Mask-Programmable Logic Array Using One Transisor Universal-Literal Circuits

  Katsuhiko Shimabukuro et al.

  Proc of the 31st ISMVL ( その他の出版社 )    2001年03月

  掲載種別: 研究論文（その他学術会議資料等）

科研費獲得情報 【 表示 ／ 非表示 】

科研費獲得情報 【 表示 ／ 非表示 】

• 周期分解アルゴリズムを用いた電流モード方式高集積多値剰余数演算回路の設計と評価

  奨励研究(A)

  課題番号: 8750404

  研究期間: 1996年04月  -  1997年03月 

  代表者: 島袋　勝彦 

  直接経費: 1,100,000（円）  間接経費: 330,000（円）  金額合計: 1,430,000（円）

• 多値電流モード方式による高性能剰余数演算回路の設計とディジタル信号処理への応用

  奨励研究(A)

  課題番号: 7750391

  研究期間: 1995年04月  -  1996年03月 

  代表者: 島袋　勝彦 

  直接経費: 1,000,000（円）  間接経費: 300,000（円）  金額合計: 1,300,000（円）